一方面是人工智能AI赋能万物，AI能够极大地提升设计和制造的智能化，它正为集成电路产业带来新的动力和机会。另一方面，业界共识是工艺分叉之后，如何支持新的工艺架构的创新，这需要产业链各个环节的共同努力。再谈到国内EDA、IP等产业的发展现状，高管们认为有其一定的合理性，但更应该着眼于做好自身的产品，才能有能力拥抱产业整合的到来。
以下分享此次受访高层们对行业发展现状与趋势的分析和预判，从技术和市场发展的视角探寻2025年以及未来几年国内半导体产业新态势。
芯原股份创始人、董事长兼总裁戴伟民指出，推进Chiplet的三要素分别是优质的IP、先进的芯片设计能力以及先进的封装技术。
芯原股份创始人、董事长兼总裁戴伟民
Chiplet技术发展的核心需要成熟完善的IP支持，芯原股份已建立起强大的IP储备体系，包括6大数字处理器IP（GPU、NPU、VPU、DSP、ISP、显示处理器）和超过1600个数模混合及射频IP。芯原还具备大规模高端芯片的设计能力。在一站式芯片定制服务方面，公司已拥有14nm/10nm/7nm/6nm/5nm FinFET和28nm/22nm FD-SOI工艺节点芯片的成功流片经验，目前已实现5nm SoC一次流片成功，多个4nm/5nm一站式芯片定制服务项目正在执行。这些能力是设计和制造Chiplet的重要基础。
戴伟民认为，Chiplet率先落地的两大赛道是云端训练和高端智驾。云端训练受限于先进工艺制造，通过Chiplet技术拼装多颗芯粒进行算力扩展。高端智驾方面，Chiplet技术获得中国、日本、德国等车企的共同认可，既能满足汽车芯片的可靠性要求，又能够灵活满足不同智驾等级的智能需求。
芯原股份在这两个赛道都处于领先地位。尤其是智能驾驶领域，积极布局从智慧座舱到自动驾驶的多项核心技术，并基于自有核心技术，以及为客户定制高端自动驾驶芯片的经验，通过芯片和封装协同设计，正在推出平台化的Chiplet芯片设计软硬件整体解决方案，以满足高算力、低功耗、高可靠性要求的智慧出行市场需求。
戴伟民表示，EDA/IP行业的并购整合必定是趋势所在，但并购过程面临着包括人员整合和文化融合等挑战。在这一趋势下，创业者应以开放合作的心态看待并购，这不仅有助于资源整合，也能更好地推动行业共赢发展。
锐成芯微CEO沈莉表示，目前锐成芯微已经和全球三十多家晶圆企业建立了合作关系，基于超百种工艺布局了上千项IP，主要聚焦于模拟IP、存储IP、射频IP和接口IP等领域，涵盖了物理IP领域的绝大部分。“目前，采用锐成芯微IP方案的芯片出货量已经超过20亿颗。”
锐成芯微CEO沈莉
锐成芯微的IP产品线和工艺布局比较均衡，凭借丰富的IP库，构建了强大的平台化解决方案，以前瞻性的技术布局，为全球集成电路设计企业提供高质量的IP服务。随着国内一些公司向着更深的工艺定制化方向发展，作为深耕IP研发特色化、差异化路线的锐成芯微将很好的满足这些需求。
“公司短期内还是聚焦于物理IP的研发与产品线拓展。此外，随着国内设计公司对国产处理器IP、数字类IP的需求日益增强，锐成芯微也密切关注市场，以积极开放的态度和相关IP企业及客户合作，共同创建更加完善的IP平台，更好地服务于各位新兴应用及中国集成电路产业。”沈莉说道。
她进一步表示，对于整个产业来讲，提前于客户的应用需求布局IP的重要性逐渐显现。沈莉强调，无论是大模型的应用普及还是边缘计算应用的兴起，对IP的性能开发提出了更高要求，如功耗更低、性能更强、传输更远等。这推动了IP企业的不断创新和内部迭代。同时，晶圆厂的工艺也在不断演进，从40纳米、28纳米逐渐发展到更先进的工艺，这也是来自于两方面的驱动，一方面是为了满足晶圆厂的布局需求，另一方面是来自客户的应用需求的推动。
对于2025年，沈莉表示持观望的态度，但长期看是坚定的信心。一项新技术推出后，通常会经历先上升、后下降的过程，待泡沫消散后，将回归理性。任何技术若能完整经历这一周期，在回归理性阶段实则是一个极为理想的时机，此时可将创新成果切实落地应用。此外，大家可以抱团，避免非理性或无序的内卷式竞争，尽可能通过合作，或资本运作，如收购、并购等方式，凝聚合力，以多种途径顺利度过这一周期。
随着Chiplet技术和UCIe标准的兴起，高性能计算（HPC）芯片的设计和制造正经历重大变革。奎芯科技做为国内领先的接口IP提供商，主要覆盖互联接口IP和Chiplet产品等。奎芯科技联合创始人兼副总裁唐睿表示，奎芯科技2024年ML100 IO Die已经实现商业化，并完成了两个客户项目的落地。这个产品目前主要解决从UCIe到HBM的连接，UCIe的速度达到32G,如果摆放16个模组，UCIe IP的带宽正好匹配HBM3IP的带宽。同时ML100 IO Die可以大大降低封装成本。
奎芯科技联合创始人兼副总裁唐睿
借助UCIe技术，Die与Die之间能够建立起高效的连接，IO Die与主芯片分离，这样不会受限于主芯片搭配的HBM的尺寸，可以接更多IO die+HBM颗粒，或者通过主芯片把UCIe接出去，再通过UCIe的LPDDR的接口的转换，以这块小芯片来连接更多的LPDDR的颗粒。以此增加芯片的灵活性，以应用于不同的市场需求。
自2022年3月成立以来，UCIe联盟得到了业界的广泛支持，不少国际半导体大厂参与其中。但它的发展并没有达到之前的预期。因为不同IP公司之间的互联互通还是很难做到，这既是机会也是挑战。从机会的角度来看，已经购买了UCIe IP的公司很愿意搭配Chiplet产品进行合作，对于形成闭环生态是有帮助的。但是对于产业来说，这种合作方式可能存在不利影响。奎芯科技则更倾向于比较开放的生态，这样可以带来更多机会。
奎芯科技在Chiplet 技术上具有先发优势，在6nm和12nm等制程节点上已经完成了16G及32G两个速度的标准IP，同时这个速率在标准封装上实现的，从这个角度来说，比先进封装上实现同样的速率要难，因为信道在标准封装上更差，所以实现同样的速率要更难一点。客户不仅可以采用UCIe IP实现同质Die互连，也可以接上IO Die做一些接口的转换，产品配套性更好。
谈及未来发展，唐睿表示AI正在带动半导体行业的复苏，虽然细分行业的库存还是较高，不过预计2025年行业复苏加快，奎芯将继续打磨好自己的产品，客户项目也在积极推进，未来可期。
芯耀辉专注于国产高速IP业务，提供包括研发、授权、定制和服务在内的一揽子IP解决方案。公司在国产先进工艺或主流先进工艺上拥有全套接口IP以及基础IP和控制器IP的全套解决方案，涵盖了PCIe、Serdes、DDR、HBM、D2D、USB、MIPI、HDMI、SATA、SD/eMMC、Foundation IPs，以及Interface IP Controllers等，这些IP都已经过量产和验证，具备成熟的应用经验。
芯耀辉副总裁何瑞灵
芯耀辉副总裁何瑞灵表示，近几年由于先进工艺受限，在芯片设计中体现出代际差距以及主频提升受限，某些IP性能需要在5纳米或4纳米以下工艺才能实现相应的规格。客户在无法取得先进工艺和封装时，希望通过IP设计创新补足工艺和封装上的不足。
面对这一挑战，芯耀辉一直在探索创新之道，特别是通过采用Chiplet技术，结合UCIe标准和先进封装技术，为产业提供了解决问题的新途径。例如此前在工艺相对较低的情况下，芯耀辉成功实现了DDR5速率的提升，其DDR5 接口IP能做到同等工艺下全球最高速率。
Chiplet技术有助于降低芯片技术门槛和成本，是国内半导体发展的必然选择之一。但Chiplet技术并非完全依赖先进封装，虽然不采用先进封装可能会在性能上有所折扣，但芯耀辉通过创新提供了多样化的解决方案。何瑞灵表示，我们的UCIe技术支持两种形态，一种是基于先进封装方式，如2.5D或者3D封装，另一种则采用传统封装方式实现，更依赖于IP的技术创新。虽然会有所妥协，但我们正逐步缩小与主流工艺的差距，通过自主创新加速国产半导体的发展。
2024年，芯耀辉成功实现了从传统IP到IP2.0的战略转型，帮助客户在激烈的市场竞争中取得优势。2025年，芯耀辉将以全新的IP2.0成熟方案为核心，结合高可靠性、可量产的IP组合、完整的子系统解决方案、系统级的封装设计，以及强大的供应链能力，预见并解决客户在IP应用中可能遇到的各种挑战，更好地适应市场创新需求。
台积电（中国）有限公司总经理罗镇球谈到，台积电早在二十多年前就已进入中国市场，伴随着中国大多数半导体设计公司一起成长。“无晶圆厂设计公司这个行业是在台积电成立以后才出现的，我们清楚知道怎样为新的初创或是成熟的设计公司提供完整的工艺配套方案，这是台积电一直以来的专长，我们也会一直在中国市场继续努力。”
台积电（中国）有限公司总经理罗镇球
在消费类、电动汽车等众多方面，台积电与多数中国企业持续推进合作。在合规范围下，我们将持续地跟国内客户合作，一如既往的提供所需的技术和服务。
针对2024年第三季度财报表现出，台积电在先进技术上营收较好，在成熟工艺方面，罗镇球表示，晶圆厂的增加与扩建使得供给侧远大于需求侧，因此先进工艺在28nm以下的订单量会有多余产能，但成熟工艺方面，我们已经与客户合作，提供客制化解决方案，以特殊工艺提升加强竞争力，为客户提供长期价值。
罗镇球表示，中国的IC设计业无论是政策支持、能力提升、企业数量增加还是产品线的拓宽都取得了长足的进步。整个IC设计业的成长还是很不错的，尤其是消费电子、汽车、物联网等领域有着广泛的应用市场，发展空间广阔。
荣芯半导体是国内率先引入社会化资本建设运营的12英寸半导体制造代工厂，专注于180纳米至28纳米的成熟制程特色工艺。荣芯半导体市场营销副总经理沈亮表示，实际上荣芯是一步步攻克技术难关，在每一个制程都投入了大量的研发。
荣芯半导体市场营销副总经理沈亮
以55纳米成熟制程为例，当为55纳米添加感光二极管时，就可生产CIS芯片；如果为55纳米制程添加HV技术，那么可以制作出DDIC或TDDI。55纳米制程结合特定的Core Device、5VDevice和LDMOS时，就可生产BCD技术的PMIC芯片。
荣芯在成熟节点打造特色工艺技术，实现更好的性能更低的成本，让客户更容易导入和上量，这是荣芯为客户提供的价值所在。
荣芯虽然入局较晚，但能够充分利用后发优势。“我们选择在每一个新平台里先按照业界主流方式做一个解决方案，吸引客户用最小的投入量产产品，一旦客户了解了荣芯的研发、运营、质量管控和商务服务等以后，我们再叠加自身对市场客户和产品的理解，通过迭代形成自己的护城河，建立客户黏性，这是荣芯长期的竞争优势。”沈亮说。
在应用领域方面，荣芯半导体为了保证产能尽快拉升，第一步还是以消费类市场为主，同时开始对工业和汽车领域布局规划。“荣芯半导体的半导体温度等级标准已经达到105摄氏度，能够满足一般车规工艺水准。同时，公司今年已经启动了IATF-16969的汽车质量管理体系认证，计划明年获得认证。下一步，荣芯半导体将找到核心战略客户，与他们集中合作开发汽车产品，并通过合作进一步推进如AEC-Q100等更高等级的车规级认证。”
对于公司发展，荣芯制定了三步走的战略。第一阶段从拍下德淮半导体资产到快速量产，如今已经基本达成目标；第二阶段的发展，淮安厂和宁波厂能够满产，达到一定规模，可以自负盈亏，并开启第三个工厂的建设；第三阶段，实现第三乃至第四个工厂满载。
