单片机ADC采样输入阻抗怎么匹配

2023-07-29

请教一下各位单片机AD阻抗匹配问题

怎么阻抗不匹配,还要搞运放上去,AD输入的阻抗已轮悉和经很大了,你的电位器阻抗啥级别。再者,用运放,你说的电压也是陆扰电源电压,又不是输出电压,你的电位器分压电压跟随到输出侧,只要符合单片机IO的承受电压范围就没问题。如果实腊盯在对电压不放心,直接用稳压管保护,但是这种用在AD输入上还真是不多,一般都是用来保护输出或者器件

如何用单片机接收ADC0809的数据?

先看ADC0809的资料:
ADC0809芯片有28条引脚,采用双列直插式封装,下面说明各引脚功能。 IN0~IN7:8路模拟量输入端。
2-1~2-8:8位数字量输出端。
ADDA、ADDB、ADDC:3位地址输入合下技湖如也场说究很行线,用于选通8路模拟输入中的一姿慧孙路 ALE:地址锁存允许信号,输入,高电平有效。
START: A/D转换启动脉冲输入端,输入一个正脉冲(至少100ns宽)使其启动(脉冲上升碧败沿使0809复位,下降沿启动A/D转换)。
EOC: A/D转换结束信号,输出,当A/D转换结束时,此端输出一个高电平(转换期间一直为低电平)。
OE:数据输出允许信号,输入,高电平有效。当A/D转换结束时,此端输入一个高电平,才能打开输出三态门,输出数字量。
CLK:时钟脉冲输入端。要求时钟频率不高于640KHZ。
REF(+)、REF(-360问答):基准电压。
Vcc:电源,单一+5V。
GND:地。

首先输入3位地址切回表因脱扩病何,并使ALE=1,将地址存入地址锁存器中。选通8路模拟输入之一到比较器。S看米安次资黄证企城快TART上升沿将逐次逼近寄存器复位。下降沿启动 A/D转换,之后EOC输出信号变低,指示转换正在进行。直到A/D转换完成,EOC变为高电平,指示A/D转换结束,结果数据已存入锁存器,这个信号可用作中断申请。当OE输入高电平 时,输出三态门打开,转换结果的数字量输出到数据总线上。

看了资料就知道咋怎界模强课聚侵及为父个接了。接的方法有多种,我举个例子:
P0接2-1~2-8:P1的0 1 2三个脚接AD研跳油零DA、ADDB、ADDC:
ALE接单片机ALE;START接迹链P2^0;EOC接P2^1;OE接P2^3。CLK接定时器输出。

P1的低三位选择通道,然后P2^0优法存而并浓种八困置高,P2^1、P2^2置低。查询等待P2^2变高。从P0读转换后的数据。

ADC采样电路怎么做到输入阻抗大于1M

ADC采样电路,如果是要求差分输入,就需要在ADC前面放差分运放,输入阻抗到1M肯定可以做到。如果不要求差分输入,ADC芯片本身的输入阻抗到不了1M,或者到了但是会因为其他原因降低,可以考虑用一个运放(如射随器)在ADC输入作为隔离,运放本身的输入阻抗是没问题的,肯定大于1M,配置成同相放大就没问题。

文章推荐

相关推荐