Tenstorrent本周宣布，已签署一项协议，将其 RISC-V CPU 和 AI 处理器 IP 授权给日本领先半导体技术中心 (LSTC)，该中心将使用该技术来构建其专注于边缘的 AI 加速器。该公告中最令人好奇的部分是，该加速器将依赖于多chiplet设计，这些chiplet将由日本Rapidus采用其2nm制造工艺制造，然后由同一家公司封装。
根据协议条款，Tenstorrent 将向 LSTC 授权其数据中心级 Ascalon 通用处理器 IP，并将帮助使用 Rapidus 的 2nm 制造工艺实现该小芯片。Tenstorrent 的Ascalon是一种高性能乱序 RISC-V CPU 设计，具有 8 宽解码功能。Ascalon 核心包含 6 个 ALU、2 个 FPU 和 2 个 256 位矢量单元，与 2 纳米级工艺技术结合使用时有望提供相当强大的性能。
Ascalon 是由传奇 CPU 设计师 Jim Keller 领导的团队开发的，Jim Keller 是 Tenstorrent 现任首席执行官，曾参与 AMD、苹果、英特尔和特斯拉的成功项目。
除了通用 CPU IP 许可之外，Tenstorrent 还将共同设计“将重新定义日本人工智能性能的芯片”。这显然意味着 Tenstorrent 不打算向 LSTC 授权其专为神经网络推理和训练而定制的专有 Tensix 核心，但将有助于设计通常用于推理工作负载的专有 AI 加速器。
Tenstorrent RISC-V 产品首席架构师 Wei-Han Lien 表示：“Tenstorrent 和 LSTC 共同打造基于 Chiplet 的边缘 AI 加速器，代表着半导体行业首个跨组织 Chiplet 开发的突破性尝试。” “边缘人工智能加速器将整合 LSTC 的人工智能小芯片以及 Tenstorrent 的 RISC-V 和外围小芯片技术。这一开创性战略利用了两个组织的集体能力，利用小芯片技术的适应性和高效性来满足人工智能应用日益增长的需求。边缘。”
Rapidus 的目标是在 2027 年开始采用目前正在开发的 2nm 制造工艺生产芯片，至少比台积电晚一年，比英特尔晚几年。然而，如果2027年开始量产2nm，这将是日本努力重返全球半导体领导者地位的重大突破。
基于Tenstorrent的IP和Rapidus的2nm级生产节点构建边缘人工智能加速器对于LSTC、Tenstorrent和Rapidus来说是一件大事，因为它证明了这三家公司开发的技术。
Rapidus Corporation 总裁兼首席执行官 Atsuyoshi Koike 表示：“我很高兴这次合作是从去年 11 月与 Tenstorrent 达成 MOC 协议开始的一个实际项目。” “我们不仅会在前端工艺上合作，还会在chiplet（后端工艺）上进行合作，努力成为我们的商业模式的领先典范，在更短的时间内实现从设计到后端工艺的一切。永远的时间。”
