定制ASICS使OEM能够更好地平衡功能和需求,但是没有什么东西是完美的。几乎所有的应用程序都是如此,特别是在先进的可穿戴医疗系统中,在这些系统中,功率预算、功能和形式因素都在严格的约束下运行。在本文中,我们研究了在采用ASIC方法时可能面临的一些关键性权衡,以及如何更有效地平衡这些权衡。
用于医疗保健和健康应用的智能穿戴技术是一个巨大的机遇。潜在的设计从智能石膏到手腕监视器到治疗系统。但是,一组常见的约束将许多这些设备结合在一起,其中最重要的是精确度、能源使用率、尺寸和成本。
虽然其中每一个都对硬件设计有重要影响,但设计师们需要面对的权衡往往主要集中在设备的能源配置上。随着活动的变化,耗电量的变化如何经常支配着架构决策,以及设计能满足其他约束的程度。
注意1:功能总是与电池尺寸相对
附加电池的容量将限制可供给设备的能量。采用能量采集的无电池设计将受到更大的限制。能量限制将控制设计的几个方面.从系统设计的角度来看,在所有级别上影响最大的决定是职责周期的决定。
虽然许多医疗保健设备以"永远开着"的姿态出现,但在大多数情况下,高效率的设计将确保大多数电路在低工作周期中运行:在投入使用之前,尽可能长时间地睡眠和停止供电。在现代工艺节点中,为了防止耗电的晶体管中不断流动的泄漏电流,电子开关是必不可少的。例如,实现多个时钟和电源域,确保电源只供应给在适当时间需要的子系统。
很多时候,系统中唯一的部分在任何时候都是活跃的,是一个高功耗的定时器和内存缓冲区,它定期唤醒前端电路,以执行数据转换并将数据移动到缓冲区。电路或固件可以监视传入的数据,以查看是否超过了某些阈值或缓冲区是否满了。如果是这样的话,逻辑可以触发状态转换,该状态转换会唤醒一个监控微控制器来分析数据。在这一级作出的决定可能会导致更多的系统部分被唤醒,以采取进一步行动。这一行动的形式可能是通过蓝牙将数据转发给另一个iot设备或智能手机主机。
虽然睡眠和清醒周期可以在软件或固件级别进行管理,但这不一定是最优的电力效率。这也是使用前端ASIC在考虑全系统电源消耗时能带来显著优势的一个原因。前端ASIC通常可以提供对在现成前端数据转换器的预定状态下可能无法获得的功率状态进行微调控制的能力。
注意2:性能与电池尺寸
许多现成的高分辨率ADCS采用了西格玛三角洲结构。在这个体系结构中,数字滤波器部分从一个相对简单的模拟输入阶段交换了解析率样本,这是一种在现代半导体工艺中以相对较低的成本提供高精度和动态范围的设计方法。高动态范围可以帮助管理对医疗设备的干扰,在那里经常有显著的噪音与感兴趣的信号混合在一起。
由一个相对强大的处理器捕获的数字信号处理可以从可能相对较小的信号中过滤出大部分噪声和干扰。不幸的是，这种策略的组合导致了一个耗电的系统。DSP执行的过采样和滤波不仅需要大量的能量，还需要主机微控制器所需的广泛的数字后处理，每次捕获可能需要活跃的。
当抽取滤波器被放大以实现高分辨率时，sigma-增量转换器的高延迟可能会加剧这个问题。从捕获序列开始获取每个样本块所需的时间可能会导致主机微控制器/系统的占空比比率的增加。一个更节能的解决方案是专注于处理更靠近源的干扰,并使用混合信号电路来处理共同的噪声源,这样一个更清洁,更低速率的信号可以传输到主机微控制器。
这种类型的设计通常使用自定义的DSP在ASIC上进行数字滤波的过度集中信号的两个目的。通过消除大干扰者在源头的影响,可以减少对ADC的动态范围要求。第二,滤波信号可以用较低的采样速率传输到微处理器,从而降低电路活动,从而降低功率。
进一步的节省可以通过在ASIC上的内存中缓冲一些输出样本,在不经常的时间间隔中唤醒微控制器来读取和处理它们来实现。在这个限度内,只有特定的信号特征或事件,例如异常心率值,才可以被传送、记录,或唤醒系统以便采取进一步行动。由于输出样本率现在很低,通过将输出样本存储在ASIC上也可以获得更大的功率节约,而且只能很少地唤醒单片机来读取它们。
由于对高动态范围的需求较少,由此产生的ASIC反过来可以采用一种更少能源密集的转换结构。它可能仍然是一个西格玛三角转换器,但使用了一个更简单的,低延迟的抽取滤波器阶段。这样的设计有一个较短的启动开销,使其更快速的电源和断电周期或多路复用跨输入通道。
另一个选择是成功的近似(SAR)设计,因为这是一个提供高能源效率的整体架构。对于缓慢变化的输入,电荷整合电路可以提供能量使用、分辨率和捕获率的最佳组合。
注意3:功能与封装
前端ASICS的一个重要特点是它们可以非常有空间效率。硅的尺寸通常小于3x3mm,这使设备非常适合于小包装尺寸的医疗可穿戴。
然而,使用充分利用ASIC紧凑性的芯片规模的包将会导致从设备的有限数量的I/O连接。这与建立更多传感器输入系统的趋势相反.多重输入提供了探测更多皮肤部位的能力,以获得更好的信号。智能医疗可穿戴性越来越多地结合来自不同传感器模式的数据,以改进总体结果,同时,更有效地处理来自个人输入的噪音。
平衡芯片尺寸和I/O连接增加之间的平衡的一个传统方法是移动到比标准的4.4mm高的音高密度的包。权衡的是,这可能会增加整个系统的成本,因为将需要在印刷电路板和装配技术的变化,以处理更小的电路跟踪。另一种选择是增加I/O通道上的多路复用级别,特别是对于外部微控制器的连接。
串行端口上的多路处理提供了一种有效的方式,可以根据数据吞吐量进行密码计数。在使用哪种协议方面有灵活性。如果它能支持设备所需的数据速率,使用两线i2c而不是四线SPI释放出两个潜在的珍贵I/O针。
另一个节省针计数的来源是通过电路设计技术,避免使用外部的钝化器,如电容器和电感器,来处理模拟处理功能。铸造厂提供的混合信号工艺允许在金属互联堆栈中形成被动元件,可以提供一个有效的模具尺寸与销数的注意。
还值得一提的是,先进的包装技术还将把模拟前端和传感器嵌入到一个包中,从而释放多氯联苯房地产和国际电针。
注意4:降低BOM成本
在一个理想的世界里,系统的大部分功能将被吸收到一个ASIC中。但在一些情况下,这在经济上是不可行的。
什么功能被集成到一个ASIC和过程节点中,ASIC将需要实现这些功能,这将受到大量需求的影响。它们包括电压级别、IP可用性、对非易失性内存的支持、所需逻辑门的数目以及成本。模拟接口和其他支持电路通常会在成熟的过程节点上显示出更好的经济性,这些节点具有晶体管和其他集成元件,不会像逻辑或内存晶体管那样扩展。
你可能无法拥有你想要的一切,但是一个好的ASIC设计师将能够平衡权衡,并查看整个系统,找到你最好的选择。
一个很好的例子,在工作的平衡是葡萄糖监测补丁。这类设备需要一个模拟前端,BAR支持无线通信,一个处理器核心和闪存。假设一个55NM的目标过程,ASIC的总开发成本可能达到数百万美元。这将不仅仅是设计和创建用于生产在FAB的面具,而是许可BL和处理器IP。
采用相同设计的一种更具成本效益的方法是使用一种模拟前端ASIC,该集成电路设计的目的是使用各种现成的可实现的处理器。如果供应链条件需要,支持不同外部处理器的灵活性将允许制造业改变。
这样做将要求在ASIC中重复某些功能,可能需要额外的通用I/O和I2C或SPI接口以及电源管理接口。这可能增加了ASIC的规模和成本。但可以实现更大的节约。ASIC将能够使用一个成熟的过程,降低掩膜成本,如130NM。而ASIC将减少知识产权的许可,这将降低开发成本。但这个架构仍能提供供应链保护。
理解优化设计的权衡
采用ASIC方法可以防止供应链问题,并允许我们优化我们的设计。但是总是有权衡的,在走这条路线之前,应该理解这些。
