面对当今竞争激励的市场，嵌入式系统设计人员不得不重新审视其设计和开发过程。系统越来越复杂，性能、功耗和空间限制也越来越大，传统的方法已经达到了极限。同时，不断变化的标准、新出现的市场和发展趋势都要求设计过程非常灵活，能够积极应对这些变化。设计人员不仅需要开发更复杂的系统，而且还要能够迅速实现新的或者衍生设计。
	




    设计团队有如此多的需求，因此，增加开发时间和资源以适应这些需求是合乎逻辑的，但实际上相反。越来越窄的市场窗口要求他们在更短的时间里推出更高级、更灵活的系统。更麻烦的是，经济因素的限制也迫使很多设计团队缩减规模，而不是增加人员。他们今后要获得成功，关键是采用更高效的手段来迅速实现功能丰富的高性能自适应产品。
   

    

     出现了新的解决方案

    

   

    在市场开发中有利于设计人员的一面是嵌入式系统的主要平台采用了ARM处理器。仅仅几年前，处理器市场还是四分五裂，PowerPC、RISC、MIPS和SPARC都在竞争实现更广泛的应用。市场现在已经非常成熟，在嵌入式应用中，很多用户采用了ARM处理器作为实际的标准（图1）。结果，越来越多的出现了基于ARM的解决方案，从标准产品到软核ARMIP，直至在可编程逻辑和ASIC中实现的硬核IP等。
   

    

     

      图1


       即使如此，通用嵌入式系统也很难满足现代设计需求。多芯片解决方案实现起来相对容易一些，但是成本高，缺乏设计人员所要求的灵活性以及性能/功耗指标。采用了软核处理器的单芯片解决方案实现起来也相对容易一些，但是性能有限。另一方面，ASICSoC具有板上增强ARM内核，功耗和性能表现非常出色，但是对于大部分应用而言，由于开发时间长、不灵活，以及成本太高等问题，因此面市时间较长。
      

       为提高竞争力，嵌入式系统开发人员需要一种能够帮助他们开发独具优势产品的解决方案，非常灵活，效率也非常高。
      

       基于FPGA的单芯片实现方法具有低成本和快速面市等优点，是多芯片和ASICSoC非常有吸引力的替代方案。实际上，在过去十年中，FPGA内置嵌入式处理器的应用在稳步增长（图2）。但是，并不是所有基于FPGA的解决方案都能够满足目前苛刻的需求。传统上，使用基于HDL的“软核”ARM来实现基于FPGA的ARM系统。对于密度、功耗或者性能要求不高的系统，这一方法是可行的，但是不一定能满足更复杂系统的要求。对于不断发展的系统，在FPGA平台上结合经过优化的硬核ARM是很好的解决方案。
      
      

       图2

        由于FPGA供应商在技术上的进步，市场上出现了新一类SoC器件，满足了目前嵌入式系统应用的多种功能需求。基于ARM的SoCFPGA在一个SoC中结合了增强ARM处理器、存储器控制器以及外设和可定制FPGA架构。
       

        基于ARM的SoCFPGA（如图3所示）在单片FPGA中紧密结合了经过优化的“硬核”处理器系统（HPS）模块。HPS包括双核ARM处理器、多端口存储器控制器以及多个外设单元，处理器性能达到4，000DMIPS（Dhrystones2.1基准测试），功耗不到1.8W。这些硬核IP模块提高了性能同时降低了功耗和成本，减少了对逻辑资源的占用，突出了产品优势。设计人员可以定制片内FPGA架构，开发专用逻辑。可编程功能支持灵活的通信标准和网络协议。
       
       

       图3

        

         应用实例：下一代驱动

        

       

        单芯片方法明显增强了性能，降低了功耗。在驱动系统中，控制环速率是最关键的性能参数。SoCFPGA控制环速率是多芯片解决方案的20倍，从100µs减小到5µs。这意味着显著提高了功效，对应驱动90%的总体运行成本。在这个例子中，SoC的功耗大约比三芯片方案低37%。
       
       

       图4a

       

       图4b

        SoCFPGA增强了系统功能，通过集成降低了系统总成本。通过在一个芯片中结合三个甚至更多的驱动器，减少了系统所需的材料。在这一例子中，采用SoC也能够将电路板面积减小57%。而且，能够以更低的成本实现更多的功能。这一例子中的SoC支持两个电机，而多芯片方案只支持一个。与针对每一电机来复制多芯片器件配置相比，在一个芯片上支持两个电机能够降低53%的成本。调整FPGASoC来支持更多的电机和集成驱动系统以及多种协议也很容易。
       

        

         关键点

        

       

        采用FPGASoC技术的设计团队能够显著提高效能，增强竞争优势。硬核IP单元实现了最佳性能、最低功耗和最高密度，而片内FPGA架构能够在设计阶段或者在现场迅速突出自身优势，增强或者定制实现功能。现场可编程平台结合了高度自动化而且提供良好支持的设计和软件开发工具，因此，设计团队能够使用商用器件来开发定制SoC，开发时间要远远短于ASIC或者多芯片器件。最终的设计非常灵活，能够进行更新，可以重新使用，团队能够迅速适应新市场和标准的变化以及快速发展的工艺节点，维持产品较长的生命周期。
       

        目前的嵌入式系统应用与传统的设计方法相比已经到达了一个关键点，基于FPGA的SoC将成为可行而且是很有优势的解决方案。借助其强大的功能，设计人员不但能够克服这些难以解决的问题，而且还获得了明显的产品及时面市、价格/性能、突出产品特点以及长寿命产品等优势。